您好、欢迎来到现金彩票网!
当前位置:满堂彩 > 航行序列 >

设计一个寄存器级数为5的m序列发生器遇到的问题 (VHDL编程)

发布时间:2019-08-22 15:28 来源:未知 编辑:admin

  从m序列发生器反馈系数表可知,有三个反馈系数可选,即可以产生三种不同的m序列;在设计的接口描述中choice(1downto0)为m序列选择输入信号,clk为时钟输入信号,reset为复位信号,p...

  从m序列发生器反馈系数表可知,有三个反馈系数可选,即可以产生三种不同的m序列;在设计的接口描述中choice(1 downto0)为m序列选择输入信号,clk为时钟输入信号,reset为复位信号,psout为m序列输出信号。但是在仿真时发现在复位以后输出一直为0(即使复位信号已经不起作用,这是因为清零后D触发器的输入全是零了,产生的序列都是零),我是通过对signal循环赋值完成级联(利用D触发器级联的方式完成移位寄存器的功能),必须要重新给信号赋一个非零的值来结束这种状态,但是这种方法显得不太实际,觉得产生的伪随机序列不够随机。希望大虾能帮忙,最好给出完整程序

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

http://teindata.com/hangxingxulie/351.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有